摘要：
本篇文章给大家谈谈vhdl语言和c语言，以及vhdl语言和c语言哪个简单对应的知识点，希望对各位有所帮助，不要忘了收藏本站喔。本文目录一览：1、VHDL语言和C语言区别大吗... 本篇文章给大家谈谈vhdl语言和c语言，以及vhdl语言和c语言哪个简单对应的知识点，希望对各位有所帮助，不要忘了收藏本站喔。
本文目录一览：
VHDL语言和C语言区别大吗
VHDL是硬件描述语言，用来做硬件设计的；C语言是软件编程语言，用来编写软件程序的。一个是用来设计硬件系统的，一个是用来设计软件系统的，用途完全不同，不可同日而语。
本人刚刚学过VHDL语言，也会C语言。两个语言没有什么联系。前者是面向硬件的，有点类似单片机。一个是面向软件的，是计算机编程。语法结构没什么大的相似。都是编程语言。如果你要制造一个定时炸弹的定时系统，VHDL适合。
很明显这就和C语言有很多区别了。你感觉比较奇怪的，应该就是VHDL的并行执行了。其实也很简单，你想想实际的数字电路，不就是并行的吗。个人推荐有条件的话，多写写程序上板子调一调，很能加深理解的。
汇编属底层需要。编写时间长工作量大，底层开发驱动开发。C可以适用于大部分开发。vhdl集成电路硬件描述语言，主要是应用在数字电路的设计中。他们的应用环境不同。
vhdl与c语言能相互转换吗?
它并不是一个过程的描述，是一种硬件布线和连接的描述。Verilog的代码中各模块是并行同步执行的。所以，并不存在C语言向Verilog语言转化的概念。试问如何将一个抽象的过程转化为具体的硬件呢？这是不合理的。
目前没有这么高端的程序或者算法，只能自己看懂c，再用vhdl写出来。
打开IAR FOR STM8工程。编一段C语言的延时程序，作为例子。如何在目前实例上，添加我们的汇编。编译一下是否可以编译通过，编译提示OK。进入仿真界面，是否可以运行。
应用的地方不一样，c可以用在嵌入式系统中，而vhdl一般用在fpga中 所以运行模式完全不一样，嵌入式系统中流程是取指令-译码-执行，而vhdl在fpga是多发并行执行的，所有的门电路可以同时翻转 没什么可比性。
对头，楼主V5，这些属于VHDL的基本语法，可以嵌套使用的。
本人刚刚学过VHDL语言，也会C语言。两个语言没有什么联系。前者是面向硬件的，有点类似单片机。一个是面向软件的，是计算机编程。语法结构没什么大的相似。都是编程语言。如果你要制造一个定时炸弹的定时系统，VHDL适合。
计算机硬件描述语言(VHDL)与编程语言(C语言)的区别及关系,
1、首先说VHDL：它是描述电路的计算机工具，早期的CPLD等器件是基于与-或阵列的，更容易说明这点，VHDL是描述电路行为的，当下载到器件后，它就是具体的电路，这个电路全由与-或阵列组成。
2、两个语言没有什么联系。前者是面向硬件的，有点类似单片机。一个是面向软件的，是计算机编程。语法结构没什么大的相似。都是编程语言。如果你要制造一个定时炸弹的定时系统，VHDL适合。
3、VHDL是硬件描述语言，用来做硬件设计的；C语言是软件编程语言，用来编写软件程序的。一个是用来设计硬件系统的，一个是用来设计软件系统的，用途完全不同，不可同日而语。
4、很明显这就和C语言有很多区别了。你感觉比较奇怪的，应该就是VHDL的并行执行了。其实也很简单，你想想实际的数字电路，不就是并行的吗。个人推荐有条件的话，多写写程序上板子调一调，很能加深理解的。
VHDL语言和C语言区别大吗?
VHDL是硬件描述语言，用来做硬件设计的；C语言是软件编程语言，用来编写软件程序的。一个是用来设计硬件系统的，一个是用来设计软件系统的，用途完全不同，不可同日而语。
本人刚刚学过VHDL语言，也会C语言。两个语言没有什么联系。前者是面向硬件的，有点类似单片机。一个是面向软件的，是计算机编程。语法结构没什么大的相似。都是编程语言。如果你要制造一个定时炸弹的定时系统，VHDL适合。
很明显这就和C语言有很多区别了。你感觉比较奇怪的，应该就是VHDL的并行执行了。其实也很简单，你想想实际的数字电路，不就是并行的吗。个人推荐有条件的话，多写写程序上板子调一调，很能加深理解的。
汇编属底层需要。编写时间长工作量大，底层开发驱动开发。C可以适用于大部分开发。vhdl集成电路硬件描述语言，主要是应用在数字电路的设计中。他们的应用环境不同。
VHDL语言则相对来说比较严谨。其实两种语言的差别并不大，他们的描述能力也是类似的。掌握其中一种语言以后，可以通过短期的学习，较快的学会另一种语言。
vhdl语言和c语言的介绍就聊到这里吧，感谢你花时间阅读本站内容，更多关于vhdl语言和c语言哪个简单、vhdl语言和c语言的信息别忘了在本站进行查找喔。
